티스토리 뷰
3D 낸드 메모리 셀의 게이트는 Charge Trap Nitride 구조를 가진다.
게이트 부 부터 전하 이동을 막는 Block Oxide, Nitride, Tunnel Oxide 순으로 배치되어 있다.
(상세히는 TANOS 구조이다?)

Nitride 내부에 전하 Q가 균일하게 분포되어 있고 게이트에 $V_{g}$ 전압이 걸리는 상황에서
각 세 개의 층에 걸리는 전기장 $E_{1}, E_{2}, E_{3}$를 유도해보려고 한다.
문제
구조 정의
- 구조: 유전체 1 / 유전체 2 / 유전체 3 (직렬 적층)
- 두께: $d_{1}, d_{2}, d_{3}$
- 유전율: $\varepsilon_{1}, \varepsilon_{2}, \varepsilon_{3}$
- 인가 전압: 양 끝단에 총 $V_{g}$의 전압을 걸어줌
- 전하 상태: 중간층(Layer 2)에 총 전하량 $Q$가 균일하게 분포 (Uniform Distribution)
우리의 목표는 $V_{g}$와 $Q$가 주어졌을 때, 각 층의 전기장 $E_{1}, E_{2}(x), E_{3}$를 구하는 것이다.
대충 낸드 셀의 게이트가 다음처럼 생겼다고 생각하면 된다.

풀이 흐름
이 문제를 푸는 전체 흐름은 다음과 같다.
- 연속성 이용: 전속밀도($D$)를 이용해 $E_{2}, E_{3}$를 $E_{1}$에 대한 식으료 표현한다.
- 전체 전압 이용: 모든 층의 전압 합이 $V_{g}=V_{1}+V_{2}+V_{3}$임을 이용해 $E_{1}$을 구한다.
- 대입: 구한 $E_{1}$을 다시 원래 식에 넣어 나머지를 완성한다.
Step 1. 가우스 법칙으로 $D$의 관계 엮기
전속밀도($D = \varepsilon E$)는 전하가 없는 곳에서는 연속적다. 이를 '물 흐름'에 비유하면 이해가 쉽다.
게이트에서 전기장이 시작해 두 번째 층을 지나고는 전기장이 전하 Q만큼 더해질 것이다.(양전하이기 때문에)
- Layer 1
-
$D_{1} = \varepsilon_{1} E_{1}$
-
- Layer 2
- 균일하게 퍼져 있는 전하 $Q$
- 전하가 있는 만큼 흐름이 변한다(기울기 발생).(여기서 $x$는 Layer 2 내부의 깊이)
-
$D_{2}(x) = D_{1}-\int \rho dx = D_{1} - \frac{Q}{d_{2}}x$
- Layer 3
- 전압이 걸린 게이트 부
- 전기장 $D_{3}$가 출발한다. layer2를 통과하면 $Q$만큼 더해져 $D_{1}$이 될 것이다.
- $D_{3} = D_{1} - Q$
이 식을 $D$ 가 아닌 $E$로 나타내면 다음과 같다.
$$D_{3} = \varepsilon_3 E_3 = \varepsilon_1 E_{1} - Q$$
이제 모든 층의 전기장($E = D/\varepsilon$)을 $E_{1}$이라는 하나의 변수로 나타낼 수 있게 되었다.
Step 2. 전압 방정식으로 $E_1$ 구하기
전체 전압 $V_{g}$는 각 층에 걸리는 전압의 합과 같다.
전압은 전기장을 거리로 적분하여 구할 수 있다.
- $ V_{1} = E_{1} d_{1}$ (상수 전기장)
- $ V_{3} = E_{3} d_{3}$ (상수 전기장)
- $V_{2}$ : 내부 전하로 인해 전기장이 거리에 따라 변해 적분이 필요합니다.
-
$ \large{V_{2} = \int_{0}^{d_{2}} E_{2}(x) dx = \int_{0}^{d_{2}} \frac{\varepsilon_{1} E_{1} - \frac{Q}{d_{2}}x}{\varepsilon_{2}} dx}$
-
step1에서 $D_2$를 $D_1$ 으로 나타냈었고 $D_2=\varepsilon_2 E_2$ 이므로
$ V_{2}= \int_{0}^{d_{2}} \frac{\varepsilon_{1} E_{1} - \frac{Q}{d_{2}}x}{\varepsilon_{2}} dx =\frac{\varepsilon_{1} E_{1}}{\varepsilon_{2}} d_2 - \frac{{Q}{d_{2}}x}{2 \varepsilon_{2}}$
$V_g = E_1 d_1 + \frac{\varepsilon_{1} E_{1}}{\varepsilon_{2}} d_2 - \frac{{Q}{d_{2}}x}{2 \varepsilon_{2}} + \frac{1}{\varepsilon_3} (\varepsilon_1 E_1 - Q)d_3$
이 적분을 풀고 식을 정리하면 $ E_{1} $에 대한 방정식이 나온다.
$$V_g + \frac{{Q}{d_{2}}x}{2 \varepsilon_{2}} + \frac{Q}{\varepsilon_3} = E_1 (d_1 +\frac{\varepsilon_1}{ \varepsilon_2} E_1 d_2 + \frac{ \varepsilon_1}{ \varepsilon_3} d_3)$$
이 식을 $ E_{1} $을 기준으로 묶고, $Q$항을 이항하여 정리하면 $ E_{1} $ 식을 얻을 수 있다.
Step 3. 대입
Step1에서의 식에 위에서 구한 $E_1$을 대입한다.
$E_2(x) =\frac{1}{\varepsilon_2}(\varepsilon_1 E_{1} - \frac{Q}{d_{2}}x)$
$E_3=\frac{1}{\varepsilon_3}(\varepsilon_1 E_{1} - Q)$
수식의 물리적 의미 해석 (Interpretation)
유도된 $ E_{1} $ 에서 물리적 의미를 해석할 수 있다.
- 분모 $\left( \frac{d_1}{\varepsilon_1} + \dots \right)$: 3개 층의 '유전학적 두께(EOT)'의 합이다. 전체 커패시턴스의 역수와 관련이 있다.
- 분자 $V_g$: 외부에서 걸어준 전압이 전기장을 만드는 주된 요인임을 알 수 있다.
- 분자 $Q (\dots)$: 내부 전하 $Q$가 전기장에 기여하는 부분이다.
- 재미있는 점은 $d_2/2$ 항인데, 전하가 Layer 2 전체에 퍼져 있기 때문에, 그 무게중심(절반 위치)이 전압에 기여한다는 뜻이다.
마무리
결국 이 복잡해 보이는 식은 "$D$는 전하만큼 변하고, $V$는 다 더하면 전체 전압이다"라는 두 가지 사실로 유도되었다.
특히 $D_3 = D_1 - Q$라는 "들어온 전속밀도에서 내부 전하량을 뺀 것이 나가는 전속밀도다"라는 가우스 법칙의 직관적 이해가 이 문제 해결의 열쇠였다.
'전기전자공학 > 전자공학' 카테고리의 다른 글
| cellular network 의 기본 개념 (0) | 2025.04.06 |
|---|---|
| [신호및시스템] CTFS CTFT DTFS DTFT DFT 요약 (0) | 2024.01.17 |
| [신호및시스템] Continuous Time Fourier Series (1) | 2024.01.08 |
| [전자장] 스미스 차트 (0) | 2023.12.14 |
| [전자장] 전송선 envelope, Partial standing waves 부분 정상파 (0) | 2023.12.14 |
| [전자장] 광도파로 (Waveguide) - Effective wavelength 파장 (0) | 2023.12.13 |
| [전자장] Transmission Lines 전송선의 정의와 기본 구성 (0) | 2023.11.26 |
| [전자장] 전자기파의 밀도: 포인팅 벡터 (0) | 2023.11.15 |
- Total
- Today
- Yesterday
- 맛집
- 알뜰 요금제
- 교체
- mealy
- 무어머신
- 밀리머신
- 카카오페이
- 북문
- 카시오
- 경북대
- 알뜰폰요금제
- 방향장
- 리브엠
- a모바일
- 알리익스프레스
- 10만포인트
- 네이버페이
- 파스타
- 리브모바일
- 계산방법
- 배송기간
- 문서 스캔
- f-91w
- 오블완
- f-94w
- 시계 줄
- 티스토리챌린지
- 할인
- Liiv M
- 메쉬 밴드
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 8 | 9 | 10 | 11 | 12 | 13 | 14 |
| 15 | 16 | 17 | 18 | 19 | 20 | 21 |
| 22 | 23 | 24 | 25 | 26 | 27 | 28 |
| 29 | 30 | 31 |